Proizvod vam ne odgovara? Nema veze! Proizvode možete vratiti do 30 dana
S poklon bonom ne možete pogriješiti. Za poklon bon primatelj može odabrati bilo što iz naše ponude.
Do 30 dana za povrat
Przejrzysty wyklad z zakresu projektowania ukladow cyfrowego przetwarzania sygnalow obejmujacy najnowsze zagadnienia syntezy logicznej, synteze strukturalna, jezyki specyfikacji sprzetu (VHDL, Verilog) oraz metody projektowania hierarchicznego ze szczegolnym uwzglednieniem ukladow programowalnych PLD/FPGA. Wartosc merytoryczna ksiazki podnosi opis zaawansowanych procedur syntezy logicznej (dostepnych nieodplatnie na stronie www.zpt.tele.pw.edu.pl) wspomagajacych komercyjne systemy projektowania i umozliwiajacych skuteczna redukcje zasobow sprzetowych niezbednych do realizacji ukladow cyfrowych w strukturach PLD/FPGA.
Dobar dan! Ja sam Libroamiko, vaš književni savjetnik.
Kako vam mogu pomoći?