Kontakt
Kako kupovati
Dostava
Savjetnik za kupnju
Projektowanie układów CMOS
Poljski
105 b
Novo
Do 30 dana za povrat
Zamiast stosowania konwencjonalnych technologii projektowania liczników, do generowania przewidywalnych stanów zliczania niezbędny jest układ logiczny decyzyjny. W celu osiągnięcia wysokiej częstotliwości roboczej zaproponowano szybki licznik równoległy. W niniejszej pracy częstotliwość pracy licznika jest zmieniana poprzez zastosowanie architektury licznika równoległego opartego na przerzutnikach z bramką transmisyjną. Szybkość działania została zwiększona dzięki skróceniu opóźnienia ścieżki krytycznej, a niskie zużycie energii wynika z mniejszej liczby połączeń. Licznik może być wykorzystywany jako układ dzielnika częstotliwości. Każdy przerzutnik dzieli częstotliwość zegara wejściowego przez dwa. W celu generowania różnych częstotliwości zegara zaprojektowano różne struktury licznika. Zmniejszenie liczby tranzystorów pozwala ograniczyć liczbę połączeń. Zastosowanie bramek transmisyjnych zmniejsza również liczbę pojemności pasożytniczych oraz długość połączeń, co z kolei ogranicza opóźnienie w połączeniach i rozpraszanie mocy. W niniejszej pracy struktura licznika składa się z trzech prostych modułów logicznych CMOS.
Informacije o knjizi
Poljski
